Книга: Устранение неисправностей и ремонт ПК своими руками на 100%

Настройки чипсета в BIOS

Настройки чипсета в BIOS

На устойчивую работу ПК в первую очередь влияют настройки чипсета.

AGPCLK/CPUCLK. Соотношение тактовой частоты системной шины и шины AGP.

Установки:

• 1/1 – частота шины AGP равна частоте системной шины ПК;

• 2/3 – соотношение шин 2/3 устанавливается по умолчанию.

Auto Configuration. Система автоматически устанавливает оптимальные параметры чипсета, занижаются некоторые величины для обеспечения устойчивой и стабильной работы ПК, и некоторые настройки могут оказаться недоступными пользователю при этой опции.

• Enabled – автоматическая настройка чипсета системой;

• Disabled – пользователю доступна ручная настройка параметров.

Burst Copy-Back Option. Burst-режим позволяет производить повторное чтение процессором данных из ОЗУ в кэш в случае неудачи.

Chipset I/O Wait States. Устанавливает количество тактов ожидания при работе чипсета с устройствами ввода-вывода. Чем больше количество тактов, тем медленнее, но стабильнее взаимодействие устройств.

• 2WS (2T) – два такта;

• 4WS (4T) – четыре такта;

• 5WS (5T) – пять тактов;

• 6WS (6T) – шесть тактов.

Drive NA# Before BRDY. Устанавливает сигнал NA# на такт раньше последнего сигнала BRDY# (Bus-Ready) в цикле чтение (запись). Процессор генерирует сигнал ADS# в следующем цикле после BRDY#, что устраняет один потерянный цикл. «Северный мост» с помощью BRDY# информирует ЦП о том, что данные подготовлены для чтения, либо сообщает процессору о готовности приема данных для записи.

Extra AT Cycle WS. Устанавливается дополнительный такт ожидания в работе с периферией. Старые медленные периферийные устройства могут не успевать сообщать системе о своей готовности, вследствие чего система сообщит о неисправности и отключит устройство.

ICH Decode Select. Тип декодирования, который используют интегрированные контроллеры.

• Subtractive – метод с вычитанием;

• Positive – позитивный метод.

LOCK Function. Блокировка сигнала LOCK выключает режим Bus-Master, которым могут пользоваться устройства. При блокировке доступа к шине других устройств, master-устройство выполняет циклы чтения (записи).

MD Drive Strength. Определяет уровень сигналов «северного моста» чипсета к ОЗУ.

• Hi – обращение в момент высокого сигнала. Следует устанавливать при сбоях, высокой загруженности.

• Low – обращение в момент низкого уровня сигнала. Устанавливается по умолчанию.

NA# – Enable.

• Enable – включается сигнал NA#, конвейеризация, чипсет передает ЦП сигнал о том, что выделен новый адрес памяти до того, как все данные, которые переданы в рабочем цикле, будут обработаны. Этот режим повышает производительность.

• Disable – данный режим отключен. Рекомендуется при сбоях.

PCI – to DRAM Prefetch. Если в BIOS имеется данная опция, это означает, что у чипсета есть встроенный буфер для записи данных в момент, когда устройства, которые установлены на PCI-шине, обращаются к оперативной памяти.

• Enable – позволит увеличить производительность;

• Disable – устанавливается по умолчанию.

PIIX4 SERR#. Разрешает BIOS производить дополнительный контроль над сигналом System Error.

Pipelined Function. Включает режим, в котором чипсет может передавать контроллеру памяти следующий необходимый процессору адрес памяти, до обработки всех данных текущего цикла. Передается информация о выдаче нового адреса памяти процессору от контроллера.

В результате того, что ЦП приступает к следующему циклу до завершения предыдущего, возрастает быстродействие. Если есть сбои в работе, эту опцию следует отключить.

VIO (I/O Voltage). Изменение напряжения питания в цепях ввода-вывода ЦП и «северного моста» МП. При разгоне ПК устанавливается повышенное напряжение. Стандартная величина – 3,3 В.

Оглавление книги